CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - Verilog Source code

搜索资源列表

  1. fpga

    0下载:
  2. FPGA的串口+计数器+DPS+数模转换的VERILOG源代码。-The VERILOG source of digital-to-analog conversion of the FPGA serial the+ counter+DPS+ code.
  3. 所属分类:DSP program

    • 发布日期:2017-11-18
    • 文件大小:7983
    • 提供者:孙尚
  1. abc

    0下载:
  2. 用VERILOG编写的FPGA控制vga显示的源码-FPGA control the vga display the source code written in VERILOG
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-08
    • 文件大小:260759
    • 提供者:雄丽
  1. fifo

    0下载:
  2. 这篇文档主要是描述了fifo的作用,里面有用verilog写的源码,及其综合后的结果-This document mainly describes the role of the FIFO inside useful verilog to write source code, and its consolidated results
  3. 所属分类:Project Design

    • 发布日期:2017-12-06
    • 文件大小:410505
    • 提供者:王慧
  1. calculator

    0下载:
  2. EDA设计源代码,verilog计算器设计-EDA design source code, verilog calculator design
  3. 所属分类:Other Embeded program

    • 发布日期:2017-12-06
    • 文件大小:582122
    • 提供者:jerry
  1. traffic

    0下载:
  2. verilog语言编写的交通灯程序源代码-the Verilog language of traffic lights program source code
  3. 所属分类:Other Embeded program

    • 发布日期:2017-12-02
    • 文件大小:780290
    • 提供者:jerry
  1. 16QAM

    1下载:
  2. 利用VERILOG语言编写的利用查找表进行16QAM调制源代码-Using a Lookup Table the 16QAM modulation source code using Verilog language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:
    • 文件大小:4198
    • 提供者:
  1. PROJECT1-20130414-20130512

    0下载:
  2. 16bit adder的verilog源代码和4bit的计数器源代码-source code for 16bit adder and 4bit counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-14
    • 文件大小:7823
    • 提供者:allen wang
  1. jiaozhi

    0下载:
  2. 完成通信系统中数据交织器的设计的设计,要求用Verilog HDL编程,包括源程序,仿真波形和实验结果及分析结论等。 -Completed the design of the communication system data interleaver design requirements using Verilog HDL programming, including source code, simulation waveforms and experimental results an
  3. 所属分类:Communication

    • 发布日期:2017-11-14
    • 文件大小:1368162
    • 提供者:林健
  1. dtrigger

    0下载:
  2. 在Quartus软件中用Verilog HDL编写的D触发器的源代码-In the the Quartus software using the Verilog HDL prepared D flip-flop the source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-07
    • 文件大小:1924
    • 提供者:徐鑫
  1. vclkdiv

    0下载:
  2. 在QuartusII软件中用Verilog HDL编写的关于分频器的源代码-With in QuartusII software written in Verilog HDL source code of the divider
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-20
    • 文件大小:2465
    • 提供者:徐鑫
  1. ji_shu_qi

    0下载:
  2. 在QuartusII软件中用Verilog HDL编写的计数器的源代码-Verilog HDL prepared counter with in QuartusII software source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-18
    • 文件大小:5359
    • 提供者:徐鑫
  1. shift_register

    0下载:
  2. 在QuartusII软件中用Verilog HDL编写的移位寄存器的源代码-The source code of the shift register in QuartusII software using Verilog HDL prepared
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-06
    • 文件大小:2582
    • 提供者:徐鑫
  1. RS_bmq

    0下载:
  2. 在QuartusII软件中用Verilog HDL编写的RS编码器的源代码-The RS encoder Verilog HDL prepared with in QuartusII software source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-23
    • 文件大小:15000
    • 提供者:徐鑫
  1. sync-and-asyn_FIFO_verilog

    2下载:
  2. 同步与异步FIFO的verilog实现,包括源代码,testbench,测试以及综合通过,还有相关参考资料-Synchronous and asynchronous FIFO verilog achieve, including source code, testbench, test and integrated through, as well as related references
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-11-16
    • 文件大小:1715200
    • 提供者:gt
  1. clkdivverilog

    0下载:
  2. 基于Verilog的分频计数源代码,配合深入浅出玩转FPGA一书的实验2使用。-Verilog-based division counting source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-19
    • 文件大小:168270
    • 提供者:wjc
  1. EPM240

    0下载:
  2. 深入浅出玩转FPGA一书的基础实验源代码,采用Verilog描述-FPGA source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-26
    • 文件大小:2771085
    • 提供者:wjc
  1. 61EDA_C2212

    1下载:
  2. 红色飓风II开发板USB2FPGA USB驱动程序,由verilog编写,包括源码和FIFO测试程序-Red Hurricane II development board USB2FPGA USB driver from verilog preparation, including source code and test procedures FIFO
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-22
    • 文件大小:3584085
    • 提供者:xueyuan
  1. alarm

    0下载:
  2. 利用vhdl和verilog两种方式可以实现的fpga芯片的数字钟,其中包含多个可设计改动的个性化模块。源代码利用quartusii平台写作,可移植性很强。-Using vhdl and verilog fpga can be achieved in two ways-chip digital clock, which includes several design changes personality module. Source code using the platform quartu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-17
    • 文件大小:320540
    • 提供者:程煜河
  1. curriculum_design_v2

    0下载:
  2. 课程设计,数字频率计源代码,用Verilog HDL写的-Curriculum design, digital frequency meter source code, written using Verilog HDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-02
    • 文件大小:7448
    • 提供者:张远锋
  1. digitalclock

    0下载:
  2. 使用verilog编写的密码电子锁。包含源码以及相关文档。-Verilog code written using electronic locks. Including source code and related documentation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-21
    • 文件大小:125447
    • 提供者:田陌
« 1 2 ... 45 46 47 48 49 50»
搜珍网 www.dssz.com